康納溫菲爾德石英晶體振蕩器介紹，優秀的Connor-winfield晶振公司憑借其50多年的歷史以及豐富的生產經驗和技術服務，不斷的更新創造更具有價值的頻率控制產品。并通過自身的不懈的努力，打磨優質的產品，產品具有高精度，高頻率，高性能，小體積，高溫度，低抖動等特點，產品包含溫補晶振，壓控晶振，石英晶體振蕩器等產品。盡管引及了競爭性諧振器技術，但與目前可用的任何其它頻率控制技術相比，基于石英的振蕩器在長期和短期穩定性精度以及低抖動和低相位噪聲信號生成方面繼續提供最高水平的性能。

大多數IC帶有內置有源晶體振蕩器電路采用Gated-Pierce設計，其中振蕩器是圍繞單個CMOS反相門構建的。對于振蕩器的應用這通常是一個單一的反相包括一個P通道和一個N通道的級增強型MOSFET，更常見在數字世界中，作為一個無緩沖逆變器（見圖。1） 。可以使用緩沖逆變器（通常包括三個串聯的P-N MOSFET對），但是數千的相關收益將導致可能不太穩定的成品振蕩器。

一個實用的振蕩器電路如圖2所示包括所述未緩沖反相器、兩個電容器，兩個電阻器和石英晶體。了解如何該振蕩器工作CMOS反相門必須被視為具有增益、相位和傳播延遲約束，而不是作為邏輯設備使用1和0。康納溫菲爾德石英晶體振蕩器介紹

圖3顯示了直流傳輸特性（Vin與。Vout）和未緩沖的DC偏置點線HCMOS逆變器74HCU04。在3.3V和1M? 對于Rf，逆變器將與其輸入和輸出一起放置電壓約為1.65V。這種逆變器現在被認為是在其線性區域中被偏置。輸入的微小變化電壓將被增益放大，并顯示為輸出電壓的變化較大。

圖4顯示了一組典型的開環增益曲線相同的74HCU04。在3.3V時，逆變器的增益為20（26 dBV）從DC到2MHz，具有3dB衰減頻率為8.5MHz，并且看起來仍然具有增益超過100MHz。
為了將這種偏置反相門用作振蕩器，它必須具有足夠的增益克服了反饋網絡的損耗（圖中的C1、C2、Rlim和石英晶體。2） ，振蕩頻率下的負電阻足以超過晶體等效串聯電阻，以及整個電路周圍的相移360度。人們很容易想到這種74HCU04逆變器可以用來制造工作頻率超過100MHz的振蕩器，因為它在3.3V時有足夠的增益，但實際上由于各種振蕩器環路周圍的相移。
該電路的分析很難概括，因為它非常依賴于家族所使用的CMOS門以及該特定CMOS家族的內部構造。全部的CMOS反相門具有輸入電容、輸出電容和輸出“電阻”和傳播延遲，所有這些都會影響C1、C2和Rlim的選擇如圖2所示，并最終確定OSC晶振的較高工作頻率。選擇偏置電阻器Rf通常在1M之間? 和10M?, 降低一個值將有效出現在水晶上，并可能導致水晶在雜散或泛音頻率。康納溫菲爾德石英晶體振蕩器介紹.
考慮一個ESR為15的20MHz晶體, 3pF的C0，需要負載電容為20pF，晶體功耗約為100µW。

從20pF的期望負載電容開始，這可以近似為C1+柵極輸入電容（1至5pF是典型值）與C2串聯。C1的比率至C2將影響增益和晶體功率耗散。一個好的起點是C1≈C2。為了增加環路增益（并降低晶體功耗），使C1＜C2。這對于負載電容為20pF，柵極具有~3pF的輸入電容。

我們已經證明，偏置74HCU04逆變器具有高達100MHz的足夠增益在3.3V，所以我們需要考慮360o相移的產生振蕩器。大門已經180度了由于是一個逆變器，但我們必須添加計算由于其傳播延遲引起的相移和由于事實上，我們的工作超出了門平面增益與頻率的曲線部分圖4。
由傳播延遲引起的相移計算如下：-
相移=傳播延遲*工作頻率*360o
作頻率引起的相移計算如下：-
相移=Tan-1（Fosc/F3dB）
對于這種20MHz的設計，這相當于35o對于傳播延遲和67o對于工作頻率。剩下的72°由Rlim+反相門產生輸出‘電阻’和包括C1、C2和石英晶體的PI網絡。是的通過反相門的附加相移，設置上工作該設計的頻率限制。
如果沒有，檢查所選設計的“好壞”也是幾乎不可能的專業測試設備。一種檢查“良好性”的方法是監測反相門的輸入和輸出。這將需要一個高帶寬示波器和一個專門的探測器。普通x10示波器探頭將有一個輸入阻抗約為10 M Ω 與10pF并行。10米將形成直流電位帶1M的分壓器接地，將改變振蕩器偏置的偏置電阻器Rf指向測量逆變器輸入時，10pF將直接出現在C1兩端波形制作C1=43pF，而不是設計的33pF.在示波器將完全無效（并且很可能探針將停止振蕩器無論如何都無法工作）。示波器探頭的更好選擇是“活動”或“FET”探針，探針尖端內置高輸入阻抗緩沖器。輸入“有源”探頭的阻抗通常>10M Ω 與<2pF平行，但與以前一樣在探測有源石英晶振時必須考慮使用該探針的效果。
對于這種設計，所需的波形（假設使用了合適的探針改變振蕩器的工作條件）是一個不失真的3.3V CMOS 20MHz正方形逆變器輸出的波形和1V至3V pk/pk的干凈20MHz正弦波（疊加在1.65V偏置點上）。輸入很重要波形pk/pk值總是小于逆變器電源（Vdd），以防止輸入限制在輸入保護二極管上。
實際的Crystal功耗不能用示波器探頭測量因為晶體兩端的電壓和通過晶體的電流不同相。這是由于20pF的設計負載電容要求晶體工作頻率下的電感（非電阻）。假設實際晶體電流可以測量（使用高帶寬、超低電感的交流電流探針例如），那么仍然沒有辦法確定實際的晶體功率耗散因為電路中的晶體“電阻”仍然未知。水晶制造商通常會指定最大ESR（等效串聯電阻）和最大靜態電容（C0）。在上述設計中，這些數字約為50 Ω 和~7pF分別地實際ESR可能低至2 Ω Co低至1pF，更多典型值為15 Ω和3pF。
“電路內電阻”（Re）的方程式計算如下：-
Re = Resr (1+ C0/Cl) 2
在我們的設計中，Cl是20pF的負載電容，但Resr和C0是未知的，除非在晶體形成之前，它們是在專門的晶體阻抗計上測量的用于電路中。